

A 174.7-dB FoM, 2nd-Order VCO-Based ExG-to-Digital Front-End Using a Multi-Phase Gated-Inverted-Ring Oscillator Quantizer

为什么选择这篇论文

它围绕可穿戴 ExG 采集中的实际问题，展示了如何利用时间域信号处理，同时兼顾大输入范围、高线性度、低噪声和低功耗。微弱生物电信号与大幅运动伪影、工频干扰同时存在时，前端既需要避免饱和，也需要控制失真，防止大信号产生的谐波和互调分量淹没有用信号。本文采用二阶 VCO 型直接数字化架构，在 400 mVpp 输入范围和 1 kHz 带宽下，实现了 92.3 dB SNDR 与 110.3 dB SFDR，适合作为抗运动伪影生物电前端的学习案例。

主要性能列表

参数	性能及条件
工艺	65 nm TSMC LP CMOS
ADC 架构	单环二阶 VCO 型直接数字化前端
量化器	多相、多 GIRO-TDC，数字域求和
输入耦合方式	交流耦合，带斩波
有效面积	0.075 mm ²
电源电压	第一级积分器、输入阻抗增强器及 CDAC：1.2 V；TDC 与数字模块：0.8 V
采样频率	200 kHz
信号带宽	1 kHz
输入范围	400 mVpp
功耗	4.25–5.8 μW，随输入幅度变化
峰值 SNDR	92.3 dB
动态范围 DR	92.3 dB
SFDR	110.3 dB；400 mVpp、86.6 Hz 正弦输入
多芯片 SFDR	5 颗芯片平均 107.9 dB，最低约 104 dB
带内 SNDR 变化	1 Hz–1 kHz 内小于 0.7 dB
输入参考积分噪声	3.5 μVrms，积分范围为 1 Hz–1 kHz

参数	性能及条件
输入参考噪声密度	110 nV/ $\sqrt{\text{Hz}}$
输入阻抗	DC / 带宽边缘: 60 / 50 M Ω (Table I) ; 增强约 12 倍
共模抑制比 CMRR	Table I 列值为 100.2 dB; 200 mVpp 共模输入时全带宽 >95 dB, 400 mVpp 时约 82 dB
双音互调失真 IMD	-99.8 dBc; 两个 200 mVpp 输入音调
Schreier FoM	174.7 dB
大瞬态信号测试	300 mVpp 方波上叠加 150 μVpp 正弦信号, 展示瞬态后的小信号恢复
生物信号验证	ECG、EOG、EMG; 包括存在运动伪影时的 ECG 记录

1 Introduction




Fig. 1. ExG signal acquisition systems.

可穿戴 ExG (心电、脑电、肌电) 采集需要同时满足低噪声、高输入阻抗、低功耗及超过 90 dB 的动态范围, 以应对电极偏置、工频干扰和强运动伪影。传统“PGA+ADC”结构易饱和, 常规连续时间 $\Delta\Sigma$ ADC 又面临低电压工艺下的设计与失配问题。为此, 论文提出二阶 VCO 型直接数字化前端, 利用多相噪声整形量化器实现高线性度和大输入范围, 并通过动态功耗调节进一步节能。

2. VCO-BASED ADC PRIOR-ART

VCO based ADC 需要一个固有非线性的电压频率转换器, 开环没有线性补偿的情况下只有小于 50dB 的线性度




Fig. 2. Direct digitization VCO-based sensor front-end architectures: (a) Open-loop with digital linearity correction, (b) Closed-loop ac-coupled, (c) Hybrid dc-coupled, (d) DPCM-based, and (e) Proposed 2nd-order multi-phase quantizer.

(a) SFDR仅 80dB

(b) SFDR 90dB 但输入信号范围只有 100mVpp

(c) DCcoupled 有高输入阻抗, 但代价是输入共模的敏感度下降以及模拟设计复杂的第一级

(d) 实现二阶整形, 但大的输入电容导致小的输入阻抗

3. ARCHITECTURE

3.1 Basic Operation




Fig. 3. (a) Simplified single-ended ADC diagram and node waveforms. (b) ADC's block diagram.

- **总体结构**: 单环二阶 VCO-based ADC。
- **设计目标**: 以较低功耗实现高动态范围 (DR) 和高信噪失真比 (SNDR)。
- **核心创新**: 第二级采用多相、多量化器、噪声整形 TDC。
- **输入接口**: 加入辅助输入阻抗增强器, 提高输入阻抗。

#信号链

输入信号 $\rightarrow G_m$ 跨导级 $\rightarrow$ 差分 CCO $\rightarrow$ 相位检测器 (PD) $\rightarrow$ DMRO-TDC $\rightarrow$ 多位 DAC 反馈

#各模块作用

- G_m -CCO: 作为第一级相位域积分器, 累积输入电压与 DAC 反馈之间的误差。
- PD: 比较两个差分 CCO 的相位, 将积分结果编码为脉冲宽度。

- **DMRO-TDC**: 量化脉冲宽度, 并增加一级噪声整形, 使系统达到二阶噪声整形。
- **多位 DAC**: 将数字输出反馈至输入端, 减小 G_m 单元的输入摆幅。

#时间编码的优势

1. 信息由脉冲宽度而非电压幅度承载, 因此第一级之后可采用较低电源电压。
2. 第二级由二电平信号驱动, 可保证较高线性度。
3. 多位反馈限制第一级输入摆幅, 即使 G_m -CCO 本身非线性, 系统仍能保持高线性度。

3.2 Loop Dynamics

该 ADC 环路包含两个连续时间积分器和一个离散时间微分器, 因此需统一转换为离散时间模型, 并据此推导 STF 和 NTF。NTF 表明系统具有二阶噪声整形; 但微分器会抵消一个积分器的动态作用, 使环路稳定性近似一阶 $\Delta\Sigma$ 调制器, 因此可容忍较宽的系数变化及最长一个时钟周期的额外环路延迟。

其传递函数为:

$$STF(z) = \frac{2FT_s^2}{2 + (FG_{DAC}T_s^2 - 2)z^{-1} + FG_{DAC}z^{-2}}$$

$$NTF(z) = \frac{2(1 - z^{-2})}{2 + (FG_{DAC}T_s^2 - 2)z^{-1} + FG_{DAC}z^{-2}}$$

3.3 Implementation

实现难点

1. **路径失配**: PD 输出采用伪差分编码, 对正负路径失配非常敏感, 导致谐波失真, 已有设计的 SFDR 通常低于 80 dB。
2. **第二级功耗过高**: SRO 型 TDC 虽能提供较好线性度, 但功耗较大, 第二级积分器甚至可能比第一级更耗电, 降低整体能效。
3. **PWM 杂散问题**: 时间编码信号会在 f_{CCO} 附近产生强杂散; 为避免其混叠至信号带内, 必须满足 $f_{CCO} > f_s$, 从而进一步增加功耗。

解决方案



1. **GIRO 型 TDC**: 采用门控反相环形振荡器, 提高路径匹配能力和功率效率, 从而改善 SFDR。
2. **多相、多量化器架构**: 降低第一级 CCO 的频率与功耗需求, 同时保持高线性度。
3. **计数器型量化器**: 替代基于感应放大器 DFF 的相位量化器, 使功耗随输入信号变化; 无运动伪影时可进一步节能。

3.4 Mismatch Resilient GIRO-Based Quantizer

1. TDC 的基本模型与输入范围

- TDC 可建模为：**连续时间积分器 (CT integrator)** + **数字微分器**。
- 脉冲宽度必须与输入幅度成正比。
- 相位检测器 (PD) 的**非饱和范围直接决定 ADC 的输入范围**；一旦溢出，环路可能失稳。
- 相比 XOR 型 PD，PFD (鉴频鉴相器) 的非饱和输入范围约为其 **2 倍**。

2. 双路径结构的核心问题



PFD 型 TDC 根据输入极性选择正、负两条路径，属于伪差分结构。其主要缺陷是：

- 两条路径之间的失配会显著降低 SFDR，即使环路增益很高也无法避免。
- 若要实现 **SFDR > 100 dB**，两路径失配必须控制在 **0.5%以内**。
- 失配增加时性能迅速恶化；失配为 **5%** 时，SFDR 约降至 **80 dB**，主要源于偶次谐波失真。
- 既有双路径 DMRO TDC 存在明显的仿真—实测差距：
 - 仿真线性度可超过 100 dB；
 - 实测 SFDR 往往低于 80 dB。

3. GRO 与 SRO 的权衡

两种常见的噪声整形 TDC 均基于限流环形振荡器：

- **GRO (门控环形振荡器)**




Fig. 4. Concept of the gated ring oscillator TDC.

Second, by examining Fig. 4 and then combining with (1), the overall quantization error for a given measurement interval, T_{error} , is given as

$$T_{error}[k] = T_{stop}[k] - T_{start}[k] \quad (2)$$

$$= T_{stop}[k] - T_{stop}[k-1]. \quad (3)$$

This discrete-time first-order difference operation on the baseline noise process, $T_{stop}[k]$, corresponds with a first-order noise shaping in the frequency domain.

To gain a practical understanding of the GRO TDC, Fig. 5 displays a conceptual implementation of the oscillator core [11]. In essence, the GRO adds gating functionality to a classical in-




Fig. 5. Conceptual implementation of gating a ring oscillator.




Fig. 6. Barrel-shifting of GRO delay elements to achieve first-order shaping of mismatch error, where the shaded delay elements represent a transition occurring during the measurement.

- 功耗较低；
- 利用开关行为获得更好的噪声性能。

- SRO




Fig. 4. Feedforward TDC implementation using VCO as an integrator.




Fig. 5. Simplified block diagram of the proposed SRO-TDC.

II. OVERVIEW OF TDC ARCHITECTURES

The TDC architectures can be classified into two main categories: (1) Analog TDCs and (2) Digital TDCs.






Fig. 6. Phase quantization and the frequency readout process of the SRO-TDC.

- 能减小时序偏斜；
- 线性度更好。

限流环形振荡器的三大频率失配来源：

1. 总节点电容 C_{tot} ：受器件尺寸及氧化层电容变化影响；
2. 电压摆幅 V_{sw} ：受阈值电压变化影响；
3. 偏置电流 I_B 的变化。

4. GIRO 的核心设计



GIRO 将以下两部分结合：

- 反向环形振荡器型 TDC；
- 符号检测电路。

其工作方式类似数字 PLL：

- XOR 门提取脉冲宽度，相当于取得输入的“绝对值”；

- XOR 输出同时作为 DFF 的时钟；
- DFF 对 DWN 路径采样，从而提取输入的“符号”信息；
- 符号位在 XOR 脉冲开始时更新，避免在脉冲起点和终点之间翻转。

由此可将原来的两条 TDC 路径：

合并为一条模拟路径，并在数字域完成极性校正。

5. GIRO 为什么能改善匹配

GIRO 采用反向环形振荡器结构：

- 根据 SIGN 位，使 TDC 沿顺时针或逆时针方向振荡；
- 正、负信号共用同一组节点电容和偏置电流；
- 消除了双路径之间最关键的器件差异，显著改善匹配；
- 同时保留噪声整形能力；
- 只需在相邻脉冲之间短暂保持电荷，因此还能降低泄漏误差。

6. 定量效果

Monte Carlo 仿真结果 ($n = 100$) 显示：

指标	GRO	GIRO
失配均值	约为 0	约为 0
失配变化量	约 4%	约 0.6%
匹配改善	基准	约 6.5 倍
SFDR 表现	约 82 dB	可实现约 100 dB

如果传统双路径 DMRO 想达到相近的匹配水平，根据 Pelgrom 定律，其器件面积需要增大大约 **36 倍**，并会显著增加量化器功耗。

3.5 Multi-Quantizer TDC

1. 问题来源：PWM 高频音调折叠

第一级积分器经 PFD 后，输出为频率 f_{CCO} 的 PWM 编码信号，其中同时包含：

- 低频的积分信息；
- 分布在 f_{CCO} 及其谐波附近的高频 PWM 音调。

尽管第二级积分器会滤除部分高频成分，但残余音调在采样时可能**折叠回 ADC 带内**，从而降低 SQNR。

一种直接的解决方法是令：

$$f_{\text{CCO}} > f_s$$

但这会显著增加功耗。

2. f_{CCO} 与积分器功耗的矛盾

积分器增益为：

$$K_{\text{int}} = G_m K_{\text{CCO}} \propto \frac{G_m}{I_B} f_{\text{CCO}}$$

其中：

- G_m ：跨导单元的跨导；
- I_B ：CCO 偏置电流；
- f_{CCO} ：CCO 振荡频率。

对于给定的 K_{int} ：

- 提高 f_{CCO} 会降低 G_m 单元的功率利用效率；
- G_m 又受到噪声指标约束，无法任意减小；
- 因此，为降低积分器功耗，应尽量减小实际 f_{CCO} 。

核心矛盾是：

提高 f_{CCO} 有利于避免音调折叠，但不利于功耗；降低 f_{CCO} 可以省电，却会增加带内折叠风险。

3. 传统多相方法的局限

已有方案通过抽取环形振荡器的多个相位，并在电流域进行模拟合并，以“虚拟提高”有效 f_{CCO} 。


这种方案虽然可以降低实际振荡频率，但存在明显缺点：

- 多相信号需要在模拟域合并；
- 电流求和会破坏 TDC 量化器原有的内在两电平操作；

- 因而损失 TDC 的固有线性度。

4. 本文方案：多路噪声整形 TDC 并联

本文将多个 GIRO 型噪声整形 TDC 并联：



1. 从环形振荡器抽取多个相位；
2. 每个相位分别检测 SIGN 位；
3. 每一路 XOR 输出送入独立的 GIRO-TDC；
4. 各通道独立完成量化；
5. 最后在数字域将结果相加。

与模拟多相合并的关键区别是：

每一路始终只在两个电平之间工作，求和被移至数字域，因此能够保留各通道的固有线性度。

图 6 的示例采用 $N = 3$ ，三个相位彼此相差：

$$\Delta\varphi = 120^\circ$$

5. 数字音调抵消原理

每个通道的 TDC 输出由两部分组成：

- 缩放为原信号 $1/N$ 的有效输入分量；
- PWM 编码产生并折叠回带内的干扰音调。

不同通道之间：

成分	通道间关系	数字求和结果
有效输入信号	频率、相位一致	同相叠加，建设性增强
折叠 PWM 音调	折叠频率相同、相位不同	反相叠加，相互抵消

因此，数字求和后：

- 输入信号完整恢复；
- 带内折叠音调被显著抑制；
- SQNR 得到提升。

若通道存在非理想性，音调无法完全抵消，会留下少量残余分量。

4. CIRCUIT IMPLEMENTATION

4.1 System Architecture




Fig. 8. ADC architecture.

- ADC 采样率为 **200 kHz**，OSR 为 **100**，信号带宽为 **1 kHz**。
- 采用 **7-bit DAC**，目标 SQNR 超过 **110 dB**；系统可容忍约 **2% 数字逻辑与 DEM 延迟**。
- 第一级积分器以 $f_s/2 = 100 \text{ kHz}$ 斩波，用于降低 $1/f$ 噪声并避免量化噪声折叠。
- 输入电容为 **900 fF**；CDAC 总电容为 **300 fF**，电容匹配优于 **0.2%**，输入摆幅控制在 $15mV_{pp}$ 以下。
- 斩波会使输入阻抗降至约 **5 MΩ**，不适合高阻小电极。
- 因此加入辅助放大器预充电来提高输入阻抗；但受斩波和低占空比要求限制，最大输入阻抗仍只有**数十 MΩ**。

4.2 Gm-CCO Integrator




Fig. 9. Schematic of the chopped G_m .

- 第一级积分器由**斩波 G_m 单元**和**两个30级环形振荡器**组成。
- 斩波用于抑制 $1/f$ 噪声，使系统主要受热噪声限制。
- G_m 采用差分对并直接控制 CCO 电流，以降低功耗并改善线性度。
- 使用可调的 **12 k Ω 源极退化电阻 ($\pm 10\%$)** 调节环路参数，同时保持 f_{CCO} 不变。
- 输入管采用厚栅氧 NMOS，以减小栅极漏电并避免共模漂移。
- 斩波期间， G_m 前端的死区开关断开 **300 ns**，将差分开关毛刺转化为共模信号。
- 环振单元采用交叉耦合 PMOS，以获得更好的噪声性能。
- CCO 每隔6个节点抽头，得到5路相差 72° 的输出，使所需 f_{CCO} 可降至 **120 kHz**。

4.3 GIRO Quantizer




Fig. 10. Schematic of the GIRO.

- 每个 TDC 通道由 **PFD**、**符号检测器**和 **GIRO** 组成。
- PFD 的 UP/DOWN 信号送入 XOR 和 DFF，用于提取脉冲宽度与极性。
- XOR 延迟需足够长，让 DFF 稳定；只有 UP/DOWN 脉冲极其接近时才可能误判极性，此时误差可忽略。
- XOR 与 GIRO 之间加入交叉耦合延迟链，提供约 **2 ns** 延时，使计数器在极性切换后充分稳定。
- GIRO 使用厚栅氧单端反相器降低漏电，并采用**共心布局**改善两条传播方向的匹配。
- 开关管采用最小尺寸，以减小电荷注入和漏电。
- 五个通道共享偏置产生电路；MIM 电容通过快速电荷共享来减小时序偏斜。
- 针对 **200 nA** 低偏置下开关漏电引起的非线性，采用低漏电开关结构。
- 公用缓冲器仅消耗约 **100 nA**，由五个通道共享。

4.4 Digital Blocks

- GIRO 输出送入计数器：根据极性位，分别由**上升沿或下降沿触发**。

- 计数器与采样时钟异步，普通二进制计数器可能在采样瞬间发生多位翻转，产生较大误差。
- 因此采用 **Gray 码计数器**，每次仅翻转 1 bit，再转换为二进制并合并各通道输出。
- 多位反馈 DAC 需要失配整形。本文采用**分段树形 DEM**，而非 DWA：
 - DWA 需要 $2^7 = 128$ 条连线，版图复杂；
 - 分段 DEM 只需 $2^4 = 16$ 条连线，布局布线更简单；
 - 代价是噪声底较高，但不会产生明显 tones。
- 仿真显示：即使 DAC 失配达到 **1%**，SQNR 仍可超过 **100 dB**。
- 所有数字逻辑均使用 Verilog 编写，并通过标准数字流程综合。

5. MEASUREMENT RESULTS




Fig. 11. Die photo.




Fig. 12. Measured ADC output spectrum.




Fig. 13. Measured ADC SFDR for 5 devices.




Fig. 14. Measured ADC SNDR over its bandwidth.